На рис.1 приведена структура вычислителя, позволяющего решить указанную проблему.
Рис.1.
Данная структура базируется на использовании известного соотношения
,
где xц - целая часть аргумента, а xд - дробная часть аргумента. В этом случае необходимо вычислять только значение функции от дробной части аргумента, а значения от целой часть аргумента могут храниться, например, в блоке памяти. Окончательный результат получаем перемножая вычисленное и извлеченное из памяти значения функции. Недостатком данного метода является использование на выходе умножителя высокой разрядности, что увеличивает требуемые ресурсы ПЛИС.
Исключить из схемы выходной умножитель можно, если вычисление exp(x) заменить вычислением 2 kц+kд, где kц- целое, а kд дробное число. В этом случае для получения результата необходимо просто сдвинуть вычисленное значение 2 kд на kц разрядов влево.
Значения kц и kд найдем воспользовавшись соотношением:
,
в котором обозначено 
и 
.
Для вычисления значения 
к новому аргументу еще раз применим использованный принцип и вернемся к вычислению показательной функции:
Диапазон изменения нового показателя в этом случае будет равен:
или 
,
Из приведенных соотношений следует, что полученный диапазон допустимого изменения аргумента уже, чем для случая с основанием 2. Очевидно, что это приводит либо к повышению точности вычисления, либо уменьшению требуемых аппаратных затрат на реализацию.
Несомненным достоинством такого решения является возможность отказа как от выходного умножителя, так и от дополнительного блока памяти, что, во-первых, уменьшает аппаратные затраты на реализацию вычислителя и, во-вторых, позволяет синтезировать вычислитель без относительно диапазона изменения аргумента (требуемый объем памяти определяется заданным диапазоном изменения аргумента).
На рис. 2. показана структура вычислителя, реализующего описанный принцип.
Рис. 2.
Если к разрабатываемому устройству не предъявляется требование получения максимального быстродействия, то задачу нахождения kц и kд можно решить последовательным вычитанием из исходного аргументы значения ln2. В этом случае величина остатка, меньшая ln2 и будет новым аргументом для вычисления показательной функции. Применение такого подхода дополнительно позволяет снизить требуемые ресурсы ПЛИС.
Предложенные алгоритмы были опробованы с иcпользованием САПР Quartus II на ПЛИС семейства Stratix II.
СПИСОК ЛИТЕРАТУРЫ:
- http://mech.math.msu.su/probab/Kolmogorov/kolmogorov.html
- http://www.ccas.ru/personal/karatsuba/alg.htm.
Работа представлена на научную международную конференцию «Технические науки и современное производство», Китай (Пекин), 26 ноября - 4 декабря 2008 г. Поступила в редакцию 22.10.2008.
Библиографическая ссылка
Мо Чжо Чо ОПТИМИЗАЦИЯ АЛГОРИТМА ВЫЧИСЛЕНИЯ ПОКАЗАТЕЛЬНОЙ ФУНКЦИИ НА ПЛИС // Современные наукоемкие технологии. – 2008. – № 11. – С. 61-62;URL: https://top-technologies.ru/ru/article/view?id=24323 (дата обращения: 18.04.2024).